Please use this identifier to cite or link to this item: https://repositorio.mcti.gov.br/handle/mctic/3478
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorMoreno, Robson Luiz-
dc.contributor.authorCampos, Alessandro Augusto Nunes-
dc.date.accessioned2021-05-14T19:56:54Z-
dc.date.available2021-05-14T19:56:54Z-
dc.date.issued2008-06-
dc.identifier.urihttps://repositorio.mctic.gov.br/handle/mctic/3478-
dc.description.abstractThe communication, of the most varied forms and ways, was always constant in human existence, as thought by many specialists like a basic necessity for the survival and existence of man. With the evolution of the communication form, the spoken to the written way and at present, for the telecommunication systems and computers, man felt the necessity and the importance of secrecy, for the realization of determined operations of sending and receiving information. Being so the process of communicating or sending respected secret information started to have special attention by humanity. Seeing that encoded information reports exist from the time of the Pharaohs and the Roman emperors, nowadays, with the advent of the new technologies, the cryptography became a basic tool for transferring of electronic information safer. This work presents the algorithm of cryptography AES (Advanced Encryption Standard), called algorithm of symmetrical cryptography, which was ratified and certified by the NIST (National Institute of Standards and Technology), government organ of the United States of America, like new standard of information encoding to be used in operations of commerce, technology of the information and security for electronic data. This work was developed using hardware description language (VHDL) and applied in device of programmable logic (FPGA) with the intention of obtaining a system of great speed and capacity of processing. His functioning will be presented, besides implementations of some functional blocks of the algorithm, with the obtained results in a device of the manufacturer ALTERA ®.pt_BR
dc.languagept_BRpt_BR
dc.publisherUniversidade Federal de Itajubápt_BR
dc.subjectSegurança da informaçãopt_BR
dc.subjectSegurança de dadospt_BR
dc.titleAlgoritmo de criptografia AES em hardware, utilizando Dispositivos de Lógica Programável (FPGA) e linguagem de Descrição de hardware (VHDL)pt_BR
dc.typeDissertaçãopt_BR
dc.contributor.authorLatteshttp://lattes.cnpq.br/0272608028854633pt_BR
dc.contributor.advisorLatteshttp://lattes.cnpq.br/6281644588548940pt_BR
dc.publisher.programPrograma de Pós-Graduação em Engenharia Elétricapt_BR
dc.rights.accessAcesso Abertopt_BR
dc.publisher.countryBrasilpt_BR
dc.description.resumoA comunicação, das mais variadas formas e meios, sempre foi uma constante na existência humana, sendo considerada, por muitos especialistas, como uma necessidade básica do homem para a sua sobrevivência e existência. Com a evolução da comunicação, da forma falada para a escrita e atualmente para os sistemas de telecomunicação e informática, o homem sentiu a necessidade e a importância do sigilo para a realização de determinadas operações de envio e recebimento de informação. Sendo assim, o processo de se comunicar ou enviar informações consideradas sigilosas, passou a ter especial atenção por parte da humanidade. Visto que existem relatos de cifragem de informação escrita desde a época dos faraós e dos imperadores romanos, nos dias de hoje, com o advento das novas tecnologias, a criptografia se tornou ferramenta básica para transferência mais segura de informação eletrônica. Este trabalho apresenta o algoritmo de criptografia AES (Advanced Encryption Standard), denominado algoritmo de criptografia simétrica, que foi homologado e certificado pelo NIST (National Institute of Standards and Technology) órgão governamental dos Estados Unidos da América, como novo padrão de cifragem de informação, utilizado em operações de comércio, tecnologia da informação e segurança para dados eletrônicos. Este trabalho foi desenvolvido utilizando linguagem de descrição de hardware (VHDL) e aplicado em dispositivo de lógica programável (FPGA) com o intuito de se obter um sistema de grande velocidade e capacidade de processamento de dados. Será apresentado o seu funcionamento, além de implementações de alguns blocos funcionais do algoritmo, com os resultados obtidos em um dispositivo do fabricante ALTERA®.pt_BR
Appears in Collections:Produção científica dos servidores

Files in This Item:
File Description SizeFormat 
2008_alessandro_campos_dissertacao.pdf1.65 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.